3DIC芯片堆叠热分析的多尺度工作流——arXiv:2602.06999 深度解读

arXiv:2602.06999v1 [cs.OH] 2026.01.28 提交 · RPI × IBM Research

一、论文基本信息

  • 标题（原文）： A Multiscale Workflow for Thermal Analysis of 3DI Chip Stacks

  • 中文译名： 面向 3D 集成芯片堆叠热分析的多尺度工作流

  • 作者与机构： Max Bloomfield*、Amogh Wasti*、Zongmin Yang*、Matthew Galarza*、Theodorian Borca-Tasciuc*、Jacob Merson*（*Rensselaer Polytechnic Institute，伦斯勒理工学院，纽约特洛伊）；Timothy Chainer†（†IBM T.J. Watson 研究中心，约克镇高地）；Prabudhya Roy Chowdhury、Aakrati Jain‡（‡IBM Research，纽约奥尔巴尼）

  • arXiv 编号： 2602.06999v1 [cs.OH]（计算机科学—其他），2026 年 1 月 28 日提交

  • 资助来源： IBM-RPI Future of Computing Research Collaboration (FCRC)

  • 数据来源声明： 本文全部数值与结论均来自论文公开的实验/仿真数据（arXiv:2602.06999v1），未做任何外部验证；图表数据以原文为准。

一句话概括

论文提出一种自动化多尺度有限元工作流：在宏观芯片（die）尺度用标准 FEM 求解热传导，而在每一个积分点上自动从 GDSII/OASIS 版图文件构造微米级 RVE（代表体积单元），通过计算均匀化提取 BEOL（后端互连）各向异性的等效热导率张量，从而让包含 BEOL 微观结构细节的芯片级热分析首次变得计算可行。

二、研究背景：3D 集成时代的热分析困境

2.1 问题：特征尺寸跨越多个数量级

随着产业向 2.5D / 3D 异构集成（HI）目标推进，热管理已成为日益突出的问题。论文原文这样定义核心困难：

"These systems contain multiple materials with non-linear heat transfer properties and geometric feature sizes that span many orders of magnitude. The smallest heterostructures in the front and back ends of the line present significant thermal modeling and analysis challenges in isolation. Replicated millions or billions of times in a chiplet stack, these structures present a near insurmountable hurdle to meeting the speed and accuracy needed of analysis in the design process."
这些系统包含具有非线性传热特性的多种材料，且几何特征尺寸跨越多个数量级。前端（FEOL）和后端（BEOL）中最小的异质结构单独来看就已构成显著的热建模与分析挑战；而在 chiplet 堆叠中被复制成百上千万次后，这些结构对设计流程所需的速度与精度构成了近乎不可逾越的障碍。

难点拆解：

  • 多材料：硅、铜互连、低k介电层、焊料、TSV 等，热导率差异可达两个数量级以上；

  • 多尺度：BEOL 中金属线/通孔的微米级特征与芯片 100 µm 级截面、封装毫米级结构并存；

  • 非线性物性：材料热导率存在尺寸依赖与温度依赖，偏离体材料（bulk）数值；

  • 重复性：同一微观结构被复制数百万次，直接逐层网格化在计算上不可行。

2.2 已有方案的缺口

论文指出（Introduction 部分）：封装级热仿真已有进展——通过多种尺度上的分块均匀化（block homogenization），从 chiplet 或键合（bond）尺度到 interposer 尺度。但：

"However, chiplet- or die-scale solutions which account for the detailed structure of the BEOL have remained computationally infeasible within the time and accuracy constraints of the design process."
然而，能够计入 BEOL 详细结构的 chiplet 或 die 尺度解决方案，在设计流程的时间与精度约束下仍保持计算不可行。

论文的贡献正在于此：证明当子尺度与宏观期望分辨率之间存在大的尺度分离时，为 chiplet 尺度细粒度分析高效构建必要几何模型的难度**低于此前估计**（原文引用 MFIT 相关工作 [6] 作对照）。

三、核心方法：层次化多尺度有限元工作流

工作流总览（五步）
  1. 宏观 FEM 建模：在 die/package 尺度建立标准有限元模型，求解线性热传导；
  2. 工艺数据转译：把工艺表格（层厚、材料属性）手工转成 XML 文件；
  3. RVE 自动构建：在每个宏观积分点，自动读取 XML + GDSII/OASIS 版图，用 CAD 内核（Parasolid v37.0）挤出轮廓、做布尔运算，构造三维 RVE 模型；
  4. 自动网格与均匀化：RVE 自动网格化，由 MuMFiM 模块计算均匀化等效热导率张量；
  5. 宏观求解：把各点各向异性热导率张量代入宏观 FEM，求得芯片温度场。

3.1 宏观尺度模型

宏观模型代表 3D 堆叠中顶部 chiplet 的一半，为 100×100 µm 截面的矩形棱柱，沿厚度方向分三层：

组件厚度 (µm)材料热导率 (W/m-K)
硅衬底 Silicon773.5Silicon139.4
FEOL（有源器件区，未通电）1.5Silicon139.4
BEOL（后端互连）4.3复合（各向异性张量）均匀化后随空间变化
宏观网格规模：12,537 个线性四面体单元，其中 BEOL 区域 5,105 个。采用高度渐变网格（highly graded mesh），远离薄 BEOL/FEOL 结构的区域单元大幅放宽——这正体现了均匀化的价值：若不均匀化而直接网格化亚尺度结构，同等域尺寸需要的单元数将大得多（可能不可行）。

**边界条件**（模拟堆叠中顶部 chiplet）：

  • 底面（B-B 面）施加两类热流载荷（总功率一致）： - 均匀工况：底面全域 0.1256 W/mm²； - 非均匀工况：4 个 Ø20 µm 圆形域（中心距 40 µm）各 1.0 W/mm²，代表铜微凸块（microbump）接触焊盘，积分功率同为 1.256 mW/mm²；

  • 顶面（T-T 面）为对流换热边界：环境温度 Tamb = 40°C，对流换热系数 h = 4.0 W/K·mm²（代表热沉接触）；

  • 四周垂直侧面绝热。

3.2 RVE 生成：从版图到三维模型

论文在宏观网格的**每一个积分点**构造 2×2 µm、贯穿 BEOL 全厚度（4.3 µm）的 RVE，共 5,105 个独立 RVE。每个 RVE 含 11 层金属结构（5 层线条 + 6 层通孔），介电层也计入仿真。

RVE 生成是半自动化流程：

  1. 手工将工艺表格（层厚+材料属性）转译为 XML 文件；
  2. 在每个宏观积分点，自动读取 XML 与 GDSII/OASIS 文件，调用自定义模型生成工具构造 3D CAD 模型——用 Parasolid v37.0 几何内核从版图轮廓挤出实体，执行构造实体几何（CSG）布尔运算，形成线条、通孔与周围介电层，并赋材料热导率；
  3. 自动读入自定义 MuMFiM 模块，计算 RVE 均匀化属性。

3.3 均匀化数学框架：强尺度分离假设

论文采用经典的计算均匀化框架，基于**强尺度分离**假设：亚尺度行为可用每个积分点周围的小几何域（相对宏观单元可视为"微分"）表征。温度场做一阶 Taylor 展开：

\[T^s(X_M, X_s) = T^M(X_M) + \nabla T^M(X_M) \cdot (X_s - X_M) + \tilde{T}^s(X_M, X_s)\]

其中 \(T^M\) 为宏观温度，\(X_M\) 为宏观坐标（RVE 质心），\(X_s\) 为以 RVE 质心为参照的亚尺度坐标，\(\tilde{T}^s\) 为亚尺度温度脉动。配合宏观量等于亚尺度体积平均的 Hill-Mandel 推广准则：

\[T^M = \langle T^s \rangle, \quad \nabla T^M = \langle \nabla T^s \rangle, \quad q^M = \langle q^s \rangle\]

论文不直接计算亚尺度温度场与热流，而是用这些规则推导均匀化热导率张量（见 3.4）。宏观热传导采用傅里叶定律 \(q = -\kappa \nabla T\)，其中 \(\kappa\) 为对称正定各向异性张量：

\[\begin{split}\kappa = \begin{bmatrix} \kappa_{xx} & \kappa_{xy} & \kappa_{xz} \\ & \kappa_{yy} & \kappa_{yz} \\ \text{sym.} & & \kappa_{zz} \end{bmatrix}\end{split}\]

宏观问题用标准 Galerkin FEM 弱形式求解（14 式），由 MuMFiM 框架 [7] 求解——论文注明 ANSYS [8] 或 Abaqus [9] 等任何 FEM 求解器皆可替换。

3.4 热导率提取：静态凝聚法

论文的一个关键技术点是**不采用有限差分**，而是用**基于静态凝聚（static condensation）的直接方法**提取完整热导率张量：

"This method is more accurate and can be effectively extended to temperature-dependent material properties and nonlinear heat conduction problems."
该方法更精确，并能有效扩展到温度相关材料属性与非线性热传导问题。

静态凝聚把有限元问题约化到只保留 RVE 边界自由度的新基上，从而直接读出等效张量。

四、结果与讨论：关键发现

4.1 热导率张量：强各向异性、强空间异质性

论文对测试芯片中部 100×100 µm 截面的前 11 层金属（6 层通孔 + 5 层线条）、周围介电层与 2 µm 场氧化层做了演示。

关键数值：
  • 非对角项可忽略：张量最大非对角项约 1.5×10⁻⁴ W/m-K，比对角项小四个数量级——特征向量与坐标轴高度对齐（因为 BEOL 金属结构沿轴向排布）；
  • 面内各向异性：κ_xx 小于 κ_yy——交替层中 x/y 方向线列密度不同；
  • 面外远小于面内：κ_zz 显著小于两个面内分量——z 向通孔截面积占比远小于 x/y 向线列，而铜与介电热导率相差两个数量级，热量主要沿互连结构（面内）传导；
  • 空间异质性达两个数量级：均匀化张量呈"tee 形"低导区，反映 GDSII 中互连局部密度/结构的空间变化——该变化比 RVE 内线条/通孔尺度大两个数量级，是芯片热点位置的重要影响因素。

4.2 温度场：载荷与异质性的相互作用

  • 均匀工况：温度场与热导率分布镜像——BEOL 顶部导热低处温度低（传过 BEOL 的热量少），底部导热低处温度高（热路径受阻）。但给定参数下，总温度变化仅为**零点几摄氏度**；

  • 非均匀工况（微凸块载荷）：底面温度场随热导率异质性波动——右下微凸块载荷区温度最低、左上最高，总变化约**三分之一摄氏度**；

  • 最重要的发现：非均匀工况下，BEOL **顶部表面几乎看不到**热导率异质性的影响。

结论性洞察

顶部表面的响应尺度表明：面内扩散足以掩盖异质性，微凸块的尺寸与间距是决定热流异质性影响是否抵达 BEOL 顶部的关键建模参数——这两个参数的选择将决定 BEOL 热导率异质性在顶侧的重要性。

五、结论与局限

5.1 主要结论

  • 实现了**自动化的 BEOL 空间变化等效属性构建工作流**；由于热传导问题的线性，等效属性可对给定宏观网格**预先计算（a priori）**，从而可与 ANSYS 等工业标准 FEM 求解器直接配合；

  • 证明了 chiplet 尺度上利用高度渐变网格（远离薄 BEOL/FEOL 处用大单元）的可行性；

  • 揭示了载荷条件与热导率异质性的相互作用：**精确建模热载荷的空间变化**是理解 BEOL 异质性影响的关键——在微凸块热流载荷下，异质性只影响 BEOL 底部、不影响顶部。

5.2 局限（论文自述）

论文明确指出的局限性：
  • 强尺度分离要求：宏观温度梯度被假设在 RVE 内为常数（RVE 只含围绕宏观梯度的脉动）。这构成宏观单元尺寸（为精度希望更大）与 RVE 尺寸（需比宏观单元小一个数量级）之间的尺度竞争；论文计划未来研究 RVE 尺寸的最佳实践（best practices）；
  • 当前演示为无源热传导：FEOL 层未通电（passive heat transfer without powering on active devices），未包含焦耳热源；
  • 当前结果针对特定测试车辆（test vehicle）的 100×100 µm 截面，不同位置/不同测试车辆的导率关系会不同——恰恰凸显自动化工作流的必要性。

六、对本站半导体仿真知识体系的启示

这篇论文与本站「半导体仿真」分类下的**热学**、多物理场耦合理论、封装热设计、**集成电路版图与后端互连工艺**四个方向直接相关，几点启示：

  • BEOL 是热设计的"隐形主角"：版图决定热点分布，BEOL 互连决定热量传输路径——这与本站"集成电路版图与后端互连工艺"的定位（版图决定热点分布，BEOL 决定热量传输路径与 EM 寿命瓶颈）完全互证；
  • 计算均匀化（computational homogenization）是连接"微观结构—宏观热"的标准数学工具：从 GDSII 版图到等效各向异性张量，一套 RVE+静态凝聚流程即可；对自研 FVM/FEM 求解器而言，该方法是把真实版图信息带入芯片级热仿真的可行路径；
  • 静态凝聚（自由度约化到边界）是模型降阶的经典手段：与本站"导热降阶方法"报告中参数化矩匹配降阶（FANTASTIC/MPMM）思路互补——前者是空间域自由度约化，后者是参数域约化；
  • 载荷空间分布建模与结构建模同等重要：微凸块尺寸/间距决定热流异质性能否穿透 BEOL——热仿真的边界条件质量直接决定结论可靠性；
  • 求解器可替换性：均匀化属性可预先计算，与求解器解耦——意味着该工作流可移植到任何自研求解器（FEM/FVM 皆可），不必绑定 ANSYS/Abaqus。

七、参考来源

本文解读基于论文公开全文，所有数值、公式编号、表格参数与引用编号均出自原文。

  • 主文献：Bloomfield, M.; Wasti, A.; Yang, Z.; Galarza, M.; Borca-Tasciuc, T.; Merson, J.; Chainer, T.; Roy Chowdhury, P.; Jain, A. A Multiscale Workflow for Thermal Analysis of 3DI Chip Stacks. arXiv:2602.06999v1 [cs.OH], 2026-01-28. https://arxiv.org/abs/2602.06999 （全文 PDF：https://arxiv.org/pdf/2602.06999v1 ）

  • MuMFiM 框架 [7]：J. S. Merson, C. R. Picu, M. S. Shephard, "A new open-source framework for multiscale modeling of fibrous materials on heterogeneous supercomputers," Engineering with Computers, pp. 1–19, 2024.（开源代码：https://github.com/SCOREC/mumfim ，已验证存在）

  • MFIT [6]：L. Pfromm, A. Kanani, H. Sharma, et al., "MFIT: Multi-fidelity thermal modeling for 2.5D and 3D multi-chiplet architectures," arXiv:2410.09188, 2024.（已通过 arXiv API 验证，v4）

  • 模型降阶对照 [11]：A. Waseem, T. Heuzé, L. Stainier, M. G. D. Geers, V. G. Kouznetsova, "Model reduction in computational homogenization for transient heat conduction," Computational Mechanics, vol. 65, no. 1, pp. 249–266, 2020.

  • 有效介质近似对照 [12]：A. Wasti, Z. Yang, M. Galarza, et al., "Effective medium approximation in investigating heat transfer through multiple sandwiched layers of BEOL materials," Proceedings of the ASME 2025 Heat Transfer Summer Conference, to appear.

  • 3DIC 热综述 [3]：S. S. Salvi, A. Jain, "A review of recent research on heat transfer in three-dimensional integrated circuits (3-D ICs)," IEEE Transactions on Components, Packaging and Manufacturing Technology, vol. 11, no. 5, pp. 802–821, 2021.

声明：本文为论文研究解读，数据均引自 arXiv:2602.06999v1 公开原文，仅供学习参考；解读部分为作者观点，不代表论文作者立场。