集成电路版图与后端互连工艺

从晶体管到整芯片的热分析关键环节——版图决定功率密度分布，BEOL互连是功耗与热量的传输路径。

核心内容

一、版图设计（Layout） - 器件几何布局：晶体管尺寸/间距/排布→功率密度分布 - 设计规则检查（DRC）：工艺规则约束下的版图合法性 - 版图与原理图一致性（LVS）：版图-电路匹配校验 - 热感知版图设计：热点分散、热均匀性优化（thermal-aware layout）

二、后端互连（BEOL） - 金属互连层（M1~Mn）：多层互连结构（铜/钨/铝） - 通孔/接触孔（Via/Contact）：层间连接 - 低k介质层间绝缘：降低RC延迟（与半导体材料联动）

三、互连电学 - RC延迟：互连寄生电阻电容 - 串扰：相邻线间信号干扰

四、互连热学（热分析核心） - 互连焦耳热：电流流过互连产生的热量（自热） - 互连层热阻：金属-介质-金属的层间热传递路径 - 热点分布：高电流密度区域局部升温

五、互连可靠性 - 电迁移（EM）：高电流密度下金属原子迁移→断路（与可靠性物理联动） - 应力迁移（SM）：机械应力驱动的原子迁移

备注

这是"从单颗FinFET到整机芯片全套电热仿真"的**闭环终点**—— 版图决定热点在哪，BEOL决定热量怎么走，互连EM决定寿命瓶颈。

与「集成电路基础」的关系

「集成电路基础」讲CMOS电路逻辑与功耗机制；本分类讲**物理实现**—— 版图几何与后端互连工艺，两者共同构成完整的集成电路工程视图。