专有名词¶
芯片仿真与制造全链路的**术语口径统一表**——从 FEOL 器件到 PCB 板级，中英对照 + 逐条校验。
核心内容
器件与结构基础：晶体管、有源/无源器件、接触孔、通孔、金属互连层
互连与布线层级：单元内/单元间互连、轨道、MOL 中段工序
标准单元与逻辑：标准单元、逻辑门、组合/时序电路、寄存器、ALU
制造工艺分层：Wafer / FEOL / MOL / BEOL / 介质层 / Die / CPI
封装阶段（Packaging）：划片、凸点、TSV、RDL、Interposer、混合键合、Chiplet、EMC
PCB 板级：PCB、SMT、走线、过孔、BGA
设计/验证通用：RTL、网表、版图、PDK、流片、时序、DRC/LVS、良率、CP/FT
备注
本栏目面向**文档口径统一**：术语可直接引用进 ADR / 设计文档 / manifest。 凡与常见写法有出入处，均在“校验备注”栏给出依据；并单列三处**术语陷阱** （“后道”的两种含义、Via ≠ TSV、“无源器件属 FEOL”的误解）。